PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-314977

(43)Date of publication of application: 08.11.1994

51)Int.Cl.

HO3M 1/74

21)Application number: 05-102551

(71)Applicant: NEC IC MICROCOMPUT SYST LTD

22)Date of filing:

28.04.1993

(72)Inventor: NAKAJIMA MITSUHIRO

54) CURRENT OUTPUT TYPE D/A CONVERTER CIRCUIT


57) Abstract:

sing an output of a 1st amplifier for a reference potential application oint and giving 1st to n-th outputs of a 2nd current mirror circuit to n-ets of weighting terminals of an R-2R resistor ladder circuit.

ONSTITUTION: A current of a reference current source 1 is given to a st current mirror circuit comprising transistors(TRs) 2-3 and resistors -7, its 1st output is inputted to a current-voltage circuit comprising a esistor 9 and an amplifier 8, in which the output is converted into a oltage and it is used for a reference voltage for an R-2R ladder circuit omprising resistors 24-29. A 2nd output of the 1st current mirror ircuit is given to a 2nd current mirror circuit having n-sets of outputs omprising TRs 10-14 and resistors 15-19 and n-sets of outputs are iven to n-sets of control current terminals to the R-2R resistor ladder

ircuit via switches 20-23 to decide an output voltage of the R-2R

URPOSE: To set the variable range of the output current optional by onnecting a reference current source to a 1st current mirror circuit.



EGAL STATUS

esistor ladder circuit.

Date of request for examination]

Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the xaminer's decision of rejection or application onverted registration]

Date of final disposal for application]

Patent number]

Date of registration]

Number of appeal against examiner's decision of ejection]

Date of requesting appeal against examiner's decision f rejection]

Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平6-314977

(43)公開日 平成6年(1994)11月8日

(51)Int.Cl.⁵

H 0 3 M 1/74

識別記号

庁内整理番号 9065-5 J FΙ

技術表示箇所

審査請求 未請求 請求項の数1 OL (全 4 頁)

(21)出願番号

特願平5-102551

(22)出顧日

平成5年(1993)4月28日

(71)出願人 000232036

日本電気アイシーマイコンシステム株式会

社

神奈川県川崎市中原区小杉町1丁目403番

53

(72)発明者 中島 光啓

神奈川県川崎市中原区小杉町一丁目403番

53日本電気アイシーマイコンシステム株式

会社内


(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 電流出力型デジタル/アナログ変換回路

(57)【要約】

【目的】基準電流源から入力する電流値に関係なく出力 端子から出力する電流の可変範囲を任意に設定でき、微 少な範囲の可変にも対応できる。

【構成】基準電流源の電流をカレントミラー回路を介して、電流ー電圧変換回路に入力し基準電位供給点を作り、n個のビットで構成するデジタル入力信号により基準電流源をもとに作られた電流をR-2R抵抗ラダー回路のn個の重み付け端子に入力し、出力電圧を制御する。この出力電圧は、電圧一電流変換回路により電流として出力端子より出力する電流出力型デジタル/アナログ変換回路。



٠

【特許請求の範囲】

【請求項1】 基準電流源を、2つの出力を持つ第1の カレントミラー回路の入力に接続し、前記第1のカレン トミラー回路の第1の出力は他端が接地された第1の抵 抗の一端と第1の増幅器の入力に接続し、該第1の増幅 器の出力を基準電位供給点となし、R-2R抵抗ラダー 回路の等電位端子を前記、基準電位供給点に接続し、前 記第1のカレントミラー回路の第2の出力は、n個の出 力を持つ第2のカレントミラー回路の入力に接続し、該 入力はエミッタが第2の抵抗を介して接地された第2の トランジスタで構成され、前記第2のカレントミラー回 路の第1の出力を構成する第3のトランジスタは第3の 抵抗とデジタル入力信号の第1のビットで制御する第1 のスイッチを介して接地し、第2の出力を構成する第4 のトランジスタは第4の抵抗と前記デジタル入力信号の 第2のビットで制御する第2のスイッチを介して接地 し、同様に第nの出力を構成する第5のトランジスタは 第5の抵抗と前記デジタル入力信号の第nのビットで制 御する第nのスイッチを介して接地され、前記第2のカ レントミラー回路の第1の出力から第nの出力までは前 記R-2R抵抗ラダー回路のn個の重み付け端子に入力 され、前記R-2R抵抗ラダー回路の出力は、第6のト ランジスタのベースが出力に接続され、エミッタが他端 が接地された第6の抵抗の1端とともに反転入力に接続 された第2の増幅器の非反転入力に接続し、前記第6の トランジスタのコレクタを電流出力端となすことを特徴 とした電流出力型デジタル/アナログ変換回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はデジタル/アナログ変換 回路に関し、特に電流出力型デジタル/アナログ変換回 路に関する。

【0002】一般に、電流出力型デジタル/アナログ変 換回路として入力された基準電流をもとにし、デジタル 入力信号で出力電流を制御する回路がある。

【0003】従来の電流出力型デジタル/アナログ変換 回路の一例を図2に示す。

【0004】図において同一形状のトランジスタ36とトランジスタ37,同一抵抗値の抵抗38と抵抗39で構成し、抵抗38と抵抗39の一方の端子は電源端子に 40接続した第1のカレントミラー回路で、前記カレントミラー回路の入力は基準電流源1に接続し、出力は第2のカレントミラー回路の入力に接続する。

【0005】第2のカレントミラー回路は、カレントミラー回路の入力となるトランジスタ40と抵抗45を通し接地し、第1の出力はトランジスタ40と同一のトランジスタ41と抵抗45と同一抵抗値の抵抗46とデジタル入力信号の第1のビットで制御するスイッチ20で接地した回路で構成する基準電流源と同じ電流を出力

ンジスタ42と抵抗45の1/2の値の抵抗47とデジタル入力信号の第2のビットで制御するスイッチ21で接地した回路で構成し、基準電流源の2倍の電流を出力し、第3の出力はトランジスタ40の4倍の面積を持つトランジスタ43と抵抗45の1/4の抵抗値の抵抗48とデジタル入力信号の第3のビットで制御するスイッチ22で接地した回路で構成し基準電流源の4倍の電流を出力し、同様に第nの出力はトランジスタ40の2n-1倍の面積を持つトランジスタ44と抵抗45の210n-1分の1の抵抗値の抵抗49とデジタル入力信号の第nのビットで制御するスイッチ23で接地した回路で構成し基準電流源の2n-1倍の電流を出力する回路で構成し基準電流源の2n-1倍の電流を出力する回路で構成し、第2のカレントミラー回路の第1の出力から第nの出力までを全てに接続する出力端子を有している。

【0006】次に、従来例の動作について説明する。

【0007】n個のビットで構成するデジタル入力信号を各々のスイッチに入力し、第1のビットの信号のみがHになるとスイッチ20がONして出力端子に基準電流源と同じ電流が流れ、第2のビットの信号のみがHになるとスイッチ21がONして出力端子に基準電流源の2倍の電流が流れ、第1のビットと第2のビットが同時にONすれば出力端子に基準電流源の3倍の電流が流れる。同様にn個のビットの全てがONすれば2ⁿ-1倍の電流が出力端子に流れるデジタル/アナログ変換回路である。

【0008】したがって出力端子に流れる電流を I_{OUT} とし、基準電流源の電流値を I_{ref} とすると次式で表わすことができる。

[0009] $I_{OUT} = I_{ref}$ ($Z_1 + 2Z_2 + 4Z_3 + \cdots + 2^{n-1}Z_n$)

 $\mathbf{Z_n}$ は第 \mathbf{n} のビットがON時 $\mathbf{1}$ 、OFF時 $\mathbf{0}$ を代入する。

[0010]

【発明が解決しようとする課題】この従来の電流出力型 デジタル/アナログ変換回路では、基準電流源の電流値 を元に整数倍の電流値の制御しかできず、可変範囲を任 意に選べず、また可変する電流値は基準電流源の電流値 により限定される問題がある。

【0011】又、出力電流のリニアリティを得る為には、カレントミラー回路を構成するトランジスタの面積比が重要となり、デジタル入力信号のビットが多くなるとカレントミラー回路を構成するトランジスタが指数的に増加し、又微少な範囲を可変する為には、基準電流源の電流値が少なくする必要があり、カレントミラー回路を構成する抵抗値が大きくなると言う問題がある。

【0012】次に実際の値を入れて詳細に説明すると、4個のビットのデジタル入力信号により出力電流値を 15μ Aから 30μ Aの間で可変する電流入力ー電流出力型デジタル/アナログ変換回路を考える。

し、第2の出力はトランジスタ40の2倍の面積のトラ 50 【0013】4個のピットのデジタル入力信号は16ス

テップの設定となる為、可変する電流値を可変ステップ で割ると1ステップ当り1 µ Aの変化が必要となり、こ れを基準電流源の電流値とするが、このままだと0μΑ から15μAまでの可変しかできない為、基準電流源以 外に15μΑの電流源を出力端子に接続する必要があ り、この2個目の電流源を使用することにより15μΑ から30μAまでの可変が可能となる。

【0014】次にカレントミラー回路を構成する抵抗値 について考えると、ICの内部で使用する場合、トラン る電圧を0.3V程度に設定する必要があり、基準電流 源の電流値が1μΑとすると第1のカレントミラー回路 では300ΚΩの抵抗が2本必要となる。

【0015】又、第2のカレントミラー回路でも300 KΩの抵抗が2本、150KΩの抵抗が1本、など高抵 抗値の抵抗が数多く必要となり、ICでの使用には無理 がある。

[0016]

【課題を解決するための手段】本発明の電流出力型デジ タル/アナログ変換回路は基準電流源を、2つの出力を 20 持つ第1のカレントミラー回路の入力となる第1のトラ ンジスタのコレクタに接続し、前記第1のカレントミラ 一回路を構成する3個のトランジスタのエミッタは抵抗 を介して電源端子に接続され、第1の出力は第1の増幅 器と第1の抵抗とで構成される電流-電圧変換回路の入 力に接続され、前記第1の抵抗は接地され基準電流と抵 抗値を乗算した電圧を発生し、増幅率1倍の第1の増幅 器を通してR-2R抵抗ラダー回路の等電位端子として

【0017】前記第1のカレントミラー回路の第2の出 力はn個の出力を持つ第2のカレントミラー回路の入力 となる第2のトランジスタのコレクタに接続され、前記 第2のカレントミラー回路の入力を構成する前記第2の トランジスタのエミッタは第2の抵抗を介して接地さ れ、第1の出力を構成する第3のトランジスタは第3の 抵抗とデジタル入力信号の第1のビットで制御する第1 のスイッチで接地し、第2の出力を構成する第4のトラ ンジスタは第4の抵抗と前記デジタル入力信号の第2の ビットで制御する第2のスイッチで接地し、同様に第n の出力を構成する第5のトランジスタは第5の抵抗と前 記デジタル入力信号の第nのビットで制御する第nのス イッチで接地され前記第2のカレントミラー回路の第1 の出力から第nの出力までは前記R-2R抵抗ラダー回 路のn個の重み付け端子に入力される。

【0018】前記R-2R抵抗ラダー回路の出力は第2 の増幅器の非反転入力に接続し、前記第2の増幅器は、 出力を第6のトランジスタのベースに入力し、前記第6 のトランジスタのエミッタは、前記第2の増幅器の反転 入力に接続するのと第6の抵抗を介して接地し、電圧-電流変換回路を構成し、前記トランジスタのコレクタは 50 R9=60K Ω , R32=120K Ω

出力端子に接続する電圧-電流変換回路を備えている。 [0019]

【実施例】次に、本発明について図面を参照して説明す

【0020】図1は本発明の一実施例を示す回路図であ

【0021】基準電流源1の電流をトランジスタ2, 3, 4と抵抗5, 6, 7で構成する2個の出力を持つ第 1のカレントミラー回路の入力に接続し、前記第1のカ ジスタや抵抗のバラツキを考えると抵抗の両端に発生す 10 レントミラー回路の第1の出力より抵抗9と増幅器8で 構成する電流ー電圧回路に入力して電圧に変換し、抵抗 24から抵抗29で構成するR-2R抵抗ラダー回路の

> 【0022】基準電流源1の電流値をI_{ref} とし、電流 一電圧回路の出力の電圧をV_{ref} とすると

 $V_{ref} = R9 \times I_{ref}$ となる。

基準電圧とする。

【0023】次に、前記第1のカレントミラー回路の第 2の出力はトランジスタ10からトランジスタ14と抵 抗15から抵抗19で構成するn個の出力を持つ第2の カレントミラー回路の入力に接続し、そのn個の出力は デジタル入力信号で制御されるスイッチ20からスイッ チ23によって前記R-2R抵抗ラダー回路へのn個の コントロール電流端子に入力し、R-2R抵抗ラダー回 路の出力電圧を決める。

【0024】R-2R抵抗ラダー回路の基準抵抗値をR とするとR-2R抵抗ラダー回路の出力電圧 V_{R-2R} は $V_{R-2R} = V_{ref} - R \times I_{ref} \times (Z_n + \cdots + Z_2 / 2)$ $n^{-1} + Z_1 / 2^n$

30 Z_n は第nのビットがON時1、OFF時0を代入す る。となる。

【0025】R-2R抵抗ラダー回路の出力は増幅器3 0, トランジスタ31と抵抗32で構成する電圧-電流 回路の入力に接続され、トランジスタ31のコレクタは 出力端子に接続し電流出力型デジタル/アナログ変換回 路を構成する。

【0026】この回路の出力電流 Iout は次の式で求ま る。

[0027] $I_{OUT} = V_{R-2R}/R32$

= $(R9/R32) I_{ref} - (R/R32) I_{ref}$ (Z $n + \cdots + Z_2/2^{n-1} + Z_1/2^n$

従来例で説明した、4個のビットのデジタル入力信号に より、出力電流値を15μΑから30μΑの間で可変す る電流出力型デジタル/アナログ変換回路を考える。

【0028】まず出力電流の最大電流値30μAは、次 の式で求する。

 $[0029] I_{out} = (R9/R32) I_{ref}$ ここで基準電流源の電流値を60μAとし、電流-電圧 変換回路の出力電圧を3.6 Vとすると

となる。

【0030】次に出力電流の最小電流値15μAは、次 の式で求まる。

 $[0031] I_{out} = (R9/R32) I_{ref} - (R/$ R32) I_{ref} (8/15)

 $R = 1.6 \text{ K}\Omega$

となる。又カレントミラー回路を構成する抵抗は、5K Ωとなり、ICでの使用でも問題ない値である。

[0032]

【発明の効果】以上説明したように本発明は、基準電流 10 9,45~49 抵抗 源の電流値に関係なく、出力端子の電流値を決めること ができる様にしたので、出力電流の可変範囲を任意に設 定することができ、又、デジタル入力信号のビット数が 増えても、微少な範囲の可変に対しても、トランジスタ の個数や抵抗の値を小さくすることができ、IC化にお いてチップの縮小に対して効果があるという結果を有す

る。

【図面の簡単な説明】

【図1】本発明の実施例の回路図

【図2】従来の例の回路図

【符号の説明】

基準電流源

 $2\sim4$, $10\sim14$, 31, $36\sim37$, $40\sim44$ トランジスタ

5~7, 9, 15~19, 24~29, 32, 38, 3

8,30 增幅器


 $20 \sim 23$ スイッチ

3 3 入力端子

3 4 電源端子

35 出力端子

【図1】



【図2】

